## 1. 为什么我们需要一个“翻译官”？从脚本到硬件的桥梁 如果你正在用FPGA玩AD9361，那你肯定遇到过这个让人头疼的问题：ADI官方那个图形化配置软件（AD9361 Evaluation Software）用起来是挺方便，点点鼠标就能生成一个初始化脚本。但问题是，这个脚本是给谁看的？是给软件或者MCU用的，它是一长串的寄存器地址和数值。而我们FPGA工程师要的是什么？是Verilog代码，是能直接烧进FPGA里，通过SPI总线去“戳”AD9361那一千多个寄存器的硬件逻辑。 这中间的鸿沟，以前是怎么填的？手动抄写。把脚本里的地址和数据，一条一条地写成Verilog里的`state machine`状态，或者用`case`语句硬编码。我试过，一个完整的配置脚本有几百行，手动转换不仅效率极低，而且百分之百会出错。错一个地址或者数据，AD9361就可能不工作，或者性能异常，排查起来简直是大海捞针。 所以，我们急需一个自动化的“翻译官”。这个翻译官要能读懂ADI软件生成的“人类可读配置文本”，然后自动输出“机器（FPGA）可执行的Verilog代码”。这就是Python大显身手的地方。用Python来做这件事，优势太明显了：文本处理能力强大，逻辑清晰，可以轻松处理循环、条件判断，还能生成格式工整的代码。更重要的是，一旦脚本写好，它就是可复用的。无论你的AD9361配置是工作在600MHz还是2.4GHz，无论是FDD模式还是复杂的TDD时序，你只需要重新用官方软件生成一个新脚本，然后用你的Python工具“跑一下”，新的Verilog初始化模块就生成了。这不仅仅是节省时间，更是保证了代码的准确性和一致性，把工程师从重复、易错的体力劳动中解放出来，去关注更重要的射频算法和系统集成问题。 ## 2. 庖丁解牛：拆解ADI初始化脚本的结构 在动手写Python转换器之前，我们必须像庖丁解牛一样，彻底搞清楚我们要处理的“牛”——也就是那个初始化脚本——里面到底有什么。你用官方软件生成的`.txt`或`.c`文件，看起来内容很多，但结构其实很有规律。我们以一段典型的脚本内容为例： ``` // 示例脚本片段 spi_write(0x000, 0x01); // 启动初始化序列 spi_write(0x001, 0x80); // 配置时钟路径 spi_write(0x002, 0x3A); spi_write(0x003, 0x00); // 设置数字接口模式 ... spi_write(0x0FF, 0x55); // 某个控制字 ``` **核心结构分析：** 1. **函数调用**：核心是`spi_write`函数，这模拟了通过SPI总线写寄存器的操作。 2. **参数**：有两个关键参数。 * **寄存器地址**：第一个参数，通常是十六进制数（如`0x000`）。AD9361的寄存器地址范围很大，我们需要在Verilog里定义一个足够宽的地址总线。 * **寄存器数据**：第二个参数，也是十六进制数（如`0x01`），代表要写入该寄存器的值。 3. **注释**：`//`后面的内容是对这行操作的解释。这些注释非常宝贵！它们直接告诉你这个寄存器是干什么的（比如“配置时钟路径”），这在后期调试时是无价之宝。我们的转换工具最好能把这些注释也保留到Verilog代码里。 **潜在复杂情况：** 脚本里可能不只有`spi_write`。有时还会有`spi_read`（用于验证），或者会有一些延时操作（如`delay_ms(10)`），因为有些寄存器写入后需要时间生效。更复杂的脚本可能包含条件配置（根据不同的硬件选择通道A或B）。我们的Python解析器需要能识别并处理这些情况，至少能优雅地忽略或转换成对应的Verilog等待状态。 **所以，解析脚本的第一步，就是编写Python代码来精准地提取每一行中的这三个核心元素：函数名、地址、数据。** 我们可以用正则表达式（`re`模块）来高效地完成这个任务。比如，匹配`spi_write(0xXXX, 0xXX);`这样的模式，把`0xXXX`和`0xXX`分别捕获出来。 ## 3. 实战：手把手编写Python解析与转换引擎 理论说够了，我们直接上代码。我会带你一步步构建这个转换工具的核心部分。假设我们的输入脚本叫`ad9361_init_script.c`。 ### 3.1 第一步：读取与清洗脚本文件 首先，我们要读取文件，并做一些预处理，比如去掉空行，处理可能存在的多余空格。 ```python def load_and_clean_script(file_path): """ 读取脚本文件并做基础清洗 """ with open(file_path, 'r') as f: lines = f.readlines() cleaned_lines = [] for line in lines: line = line.strip() # 去除首尾空白 if line and not line.startswith('//'): # 保留非空行，且跳过整行注释（可选，因为注释可能在行尾） # 更常见的做法是保留行内注释，先简单处理 cleaned_lines.append(line) return cleaned_lines ``` 但更好的方法是保留注释，我们在解析时再分离。 ### 3.2 第二步：核心解析器 - 用正则表达式抓取关键信息 这是整个工具的心脏。我们需要一个强大的正则表达式来匹配`spi_write`调用。 ```python import re def parse_spi_write_line(line): """ 解析一行spi_write调用，提取地址、数据和注释。 返回字典或None（如果不是spi_write行）。 """ # 匹配模式：spi_write(地址, 数据); [可选注释] # 例如：spi_write(0x001, 0x80); // 配置时钟路径 pattern = r'spi_write\s*\(\s*(0x[0-9A-Fa-f]+)\s*,\s*(0x[0-9A-Fa-f]+)\s*\)\s*;\s*(?://\s*(.*))?' match = re.search(pattern, line) if match: addr = match.group(1) # 地址，如 '0x001' data = match.group(2) # 数据，如 '0x80' comment = match.group(3) if match.group(3) else '' # 注释，如 '配置时钟路径' return {'addr': addr, 'data': data, 'comment': comment, 'raw_line': line} return None ``` 这个函数会处理一行文本，如果匹配成功，就返回一个包含所有信息的字典。不匹配的行（可能是其他函数调用或空行）则返回`None`，供后续处理。 ### 3.3 第三步：设计Verilog模块的架构 在生成代码前，我们要想好Verilog模块长什么样。一个典型、稳健的AD9361 SPI初始化模块应该包含以下部分： 1. **状态机（FSM）**：这是灵魂。因为初始化是一系列有序的操作，必须等待上一个SPI写完成才能进行下一个。状态机通常包含：`IDLE`（空闲）、`WRITE_CMD`（发送写命令和地址）、`WRITE_DATA`（发送数据）、`WAIT`（等待SPI接口应答或固定延时）、`NEXT`（准备下一个寄存器）等状态。 2. **SPI Master接口**：该模块内部应该包含或调用一个标准的SPI Master控制器。状态机会向这个控制器发出“启动传输”、“地址”、“数据”等指令。 3. **初始化序列ROM**：一种高效的做法是将所有（地址，数据）对存储在一个查找表（LUT）或ROM中。状态机通过一个索引（`reg_index`）来依次读取ROM中的内容。这样代码非常清晰，修改配置也只需替换ROM初始化的内容。 我们的Python脚本就是要生成这个ROM的初始化块，以及控制`reg_index`的逻辑。 ### 3.4 第四步：生成Verilog代码 现在，我们把解析出来的数据，按照上面设计的架构，填充到Verilog模板里。 ```python def generate_verilog_module(parsed_data_list, module_name="ad9361_init_sequence"): """ 根据解析的数据生成Verilog模块代码 """ verilog_code = [] # 模块声明和端口定义（简化示例） verilog_code.append(f"module {module_name} (") verilog_code.append(" input wire clk,") verilog_code.append(" input wire rst_n,") verilog_code.append(" input wire init_start,") verilog_code.append(" output reg init_done,") verilog_code.append(" // 连接到SPI Master的接口") verilog_code.append(" output reg [15:0] spi_addr_data, // 高8位地址，低8位数据") verilog_code.append(" output reg spi_start,") verilog_code.append(" input wire spi_ready") verilog_code.append(");") verilog_code.append("") # 定义状态和索引 verilog_code.append(" // 状态定义") verilog_code.append(" localparam S_IDLE = 0;") verilog_code.append(" localparam S_WRITE = 1;") verilog_code.append(" localparam S_WAIT = 2;") verilog_code.append(" localparam S_DONE = 3;") verilog_code.append(" reg [1:0] state, next_state;") verilog_code.append("") verilog_code.append(" // 初始化序列ROM") verilog_code.append(" localparam INIT_SEQ_DEPTH = {};".format(len(parsed_data_list))) verilog_code.append(" reg [15:0] init_rom [0:INIT_SEQ_DEPTH-1];") verilog_code.append(" reg [9:0] reg_index; // 足够索引所有寄存器") verilog_code.append("") # 初始化ROM内容 -- 这是Python生成的核心！ verilog_code.append(" // 初始化ROM内容，由Python脚本自动生成") verilog_code.append(" initial begin") for i, data in enumerate(parsed_data_list): addr_int = int(data['addr'], 16) data_int = int(data['data'], 16) # 将地址和数据拼接成一个16位数 rom_value = (addr_int << 8) | data_int comment = data['comment'] verilog_code.append(f" init_rom[{i}] = 16'h{rom_value:04X}; // Addr:{data['addr']}, Data:{data['data']} {comment}") verilog_code.append(" end") verilog_code.append("") # 状态机逻辑（骨架） verilog_code.append(" // 状态机主逻辑") verilog_code.append(" always @(posedge clk or negedge rst_n) begin") verilog_code.append(" if (!rst_n) begin") verilog_code.append(" state <= S_IDLE;") verilog_code.append(" reg_index <= 0;") verilog_code.append(" init_done <= 0;") verilog_code.append(" spi_start <= 0;") verilog_code.append(" end else begin") verilog_code.append(" case (state)") verilog_code.append(" S_IDLE: begin") verilog_code.append(" if (init_start) begin") verilog_code.append(" reg_index <= 0;") verilog_code.append(" state <= S_WRITE;") verilog_code.append(" end") verilog_code.append(" end") verilog_code.append(" S_WRITE: begin") verilog_code.append(" spi_addr_data <= init_rom[reg_index]; // 输出地址和数据") verilog_code.append(" spi_start <= 1;") verilog_code.append(" state <= S_WAIT;") verilog_code.append(" end") verilog_code.append(" S_WAIT: begin") verilog_code.append(" spi_start <= 0;") verilog_code.append(" if (spi_ready) begin // 等待SPI操作完成") verilog_code.append(" if (reg_index == INIT_SEQ_DEPTH - 1) begin") verilog_code.append(" state <= S_DONE;") verilog_code.append(" end else begin") verilog_code.append(" reg_index <= reg_index + 1;") verilog_code.append(" state <= S_WRITE;") verilog_code.append(" end") verilog_code.append(" end") verilog_code.append(" end") verilog_code.append(" S_DONE: begin") verilog_code.append(" init_done <= 1;") verilog_code.append(" // 保持完成状态，直到init_start被拉低") verilog_code.append(" end") verilog_code.append(" endcase") verilog_code.append(" end") verilog_code.append(" end") verilog_code.append("") verilog_code.append("endmodule") return "\n".join(verilog_code) ``` 这个生成函数做了几件关键事：它根据解析出的数据列表长度定义了ROM的深度；它用`initial begin`块将所有的（地址，数据）对初始化到ROM中，并且**保留了原始的注释**，这在调试时看一眼就知道当前在配置哪个寄存器；它生成了一个基础但可用的状态机框架。 ### 3.5 第五步：主程序与输出 最后，我们把所有部分串联起来。 ```python def main(): input_script = "fdd_600m.c" # 你的输入脚本 output_verilog = "ad9361_init_autogen.v" # 输出文件 lines = load_and_clean_script(input_script) parsed_list = [] for line in lines: parsed = parse_spi_write_line(line) if parsed: parsed_list.append(parsed) # 这里可以扩展：处理spi_read, delay等其他命令 if not parsed_list: print("错误：未在脚本中找到任何有效的spi_write命令！") return print(f"成功解析到 {len(parsed_list)} 条寄存器配置指令。") verilog_module = generate_verilog_module(parsed_list) with open(output_verilog, 'w') as f: f.write(verilog_module) print(f"Verilog模块已生成至：{output_verilog}") if __name__ == "__main__": main() ``` 运行这个Python脚本，你就能得到一个立即可用的`ad9361_init_autogen.v`文件。把它加入到你的FPGA工程中，连上SPI Master控制器和适当的时钟、复位，就能控制AD9361初始化了。 ## 4. 超越基础：让转换工具更加强大和智能 上面我们实现了一个基础版本，但一个真正好用的工业级工具还需要考虑更多。这里分享几个我踩过坑后增加的实用功能。 ### 4.1 处理延时和特殊命令 原始脚本里可能有`delay_ms(100)`。在Verilog里，我们需要插入等待周期。我们可以在ROM里增加一个“特殊操作码”的概念。例如，约定当`addr`字段为`0xFFF`（一个非法寄存器地址）时，`data`字段表示需要等待的时钟周期数。状态机遇到这个特殊指令，就进入一个延时等待状态。 解析时需要增强： ```python def parse_line_enhanced(line): # 匹配延时命令 delay_pattern = r'delay_ms\s*\(\s*(\d+)\s*\)\s*;' delay_match = re.search(delay_pattern, line) if delay_match: ms = int(delay_match.group(1)) # 假设时钟频率是100MHz，1ms=100000个周期 cycles = ms * 100000 return {'type': 'delay', 'cycles': cycles, 'comment': f'Delay {ms}ms'} # 否则尝试匹配spi_write return parse_spi_write_line(line) ``` 在生成Verilog时，状态机就需要增加一个`S_DELAY`状态来处理这种特殊条目。 ### 4.2 生成可读性更强的状态机与注释 我们之前把注释放在了ROM初始化里。还可以做得更好：为每一个重要的配置阶段（如“时钟设置”、“滤波器设置”）在状态机中插入明显的标记注释，甚至可以在Verilog代码中生成一个`task`或`function`来执行每一小段配置，让代码的模块化程度更高。这需要解析原始脚本中更结构化的信息（比如根据原软件配置步骤），或者允许用户在Python脚本中手动定义配置块。 ### 4.3 集成验证与仿真模型生成 一个高级功能是让Python工具不仅能生成RTL代码，还能生成一个用于仿真的测试平台（Testbench）。这个Testbench可以自动实例化生成的初始化模块，并模拟AD9361的SPI从机行为，甚至检查发送的地址和数据序列是否与原始脚本完全一致。这能在上板前就最大限度地排除转换过程引入的错误。 更进一步，可以生成一个简单的SystemVerilog或UVM验证组件，用于在更复杂的系统验证环境中验证AD9361的配置流程。 ### 4.4 参数化与模板引擎 我们的生成脚本不应该把Verilog代码结构写死。最好使用一个模板文件（比如`template.v.j2`），使用Jinja2这类模板引擎。这样，不同的项目可能对SPI接口宽度、状态机编码风格、是否使用FIFO等有不同要求，我们只需要修改模板，而Python解析逻辑保持不变，灵活性大大增强。 ## 5. 避坑指南：从理论到上板的那些事儿 代码生成好了，并不意味着万事大吉。把生成的Verilog用起来，还有几个关键点必须注意。 **SPI时序是关键中的关键。** 我们生成的模块是发出命令的“大脑”，但它必须和一个正确实现的SPI Master控制器配合。这个控制器的时钟极性（CPOL）和相位（CPHA）必须严格按照AD9361数据手册的要求设置（通常是模式0或模式3）。我遇到过因为CPHA设错，数据完全对不上的情况。 **初始化时序有依赖。** 虽然脚本是一行行顺序的，但有些寄存器的配置有先后顺序要求。比如，必须先使能某些时钟电路，才能配置与之相关的滤波器。ADI的官方脚本通常已经考虑了这些顺序，所以我们按顺序转换一般没问题。但如果你自己手动修改或合并了脚本，就需要留意。 **电源和复位序列。** 我们的Verilog模块通常只处理软件（SPI）配置。但AD9361上电和复位有一个严格的硬件时序要求：各个电源轨（如1.3V, 1.8V, 2.5V等）的上电顺序、复位信号（ENABLE, TXNRX）的释放时机。这部分必须由你的FPGA或外部PMIC来控制，确保在开始SPI配置前，AD9361已经处于正确的硬件状态。通常是在所有电源稳定后，延迟至少几个毫秒，再释放复位，然后再开始我们的SPI初始化序列。 **LVDS接口的延迟调整（Delay Cell Control）。** 正如原始文章里特别强调的，这是硬件调试的一大难点。你的Python工具生成的代码配置了数字接口模式为LVDS，但`Delay Cell Control`这个参数需要根据你的具体PCB布线长度和FPGA型号进行微调。这个值在脚本里是一个固定值，但实际可能需要通过一个校准流程来动态确定。你可以在生成的Verilog模块中，将这个寄存器的值设计成可由外部输入（比如通过一个APB总线接口）动态修改，这样调试起来会方便很多。 最后，也是最重要的：**永远用逻辑分析仪或ILA（集成逻辑分析仪）抓一下SPI总线。** 亲眼确认从FPGA发出的地址和数据，与Python脚本解析出来的原始列表是否一一对应。这是验证你的转换工具是否正常工作，以及硬件链路是否通畅的最直接方法。我自己的习惯是，每次修改配置生成新代码后，上板第一件事就是抓SPI波形，这能避免无数个小时的无效调试。